信息工程畢業(yè)設(shè)計開題報告范文模板
一、所研究課題的任務(wù)、性質(zhì)、目的和意義
在許多存儲系統(tǒng)中，以游程長度受限碼來克服碼間串?dāng)_，用rll(d,k,)來表示，d,k分別規(guī)定了可能出現(xiàn)在序列中的最小和最大游程，參數(shù)d控制的最高傳輸率，避免序列通過帶限通道傳輸時的碼間串?dāng)_，參數(shù)k確保適當(dāng)?shù)奶冾l率以滿足鎖相環(huán)讀取時鐘同步的需要。在使用峰值檢測技術(shù)的磁盤驅(qū)動中的一種標(biāo)準(zhǔn)編碼技術(shù)為1/2的(d.k)=(2,7)碼，也稱franaszek碼。
fpga(field programmable gate array現(xiàn)場可編程門陣列)它是在pal、gal、pld等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物，fpga既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。可以毫不夸張的講，fpga能完成任何數(shù)字器件的功能，上至高性能cpu,下至簡單的74電路，都可以用fpga來實現(xiàn)。利用fpga進行設(shè)計，不僅能在短時間內(nèi)完成設(shè)計任務(wù)，而且能使系統(tǒng)的速度更快、體積更小、重量更輕、功耗更小，滿足現(xiàn)代電子發(fā)展的要求。
vhdl(vhsic hardware description language)語言是現(xiàn)代數(shù)字系統(tǒng)設(shè)計的基本硬件描述語言。由于vhdl所具有的通用性，它已成為可支持不同層次設(shè)計者需求的標(biāo)準(zhǔn)語言。使用vhdl，可以快速地描述和綜合電路設(shè)計。
二、本課題的國內(nèi)外現(xiàn)狀，已解決了哪些問題，尚需解決的問題
fpga是一種將門陣列的通用結(jié)構(gòu)與pld的現(xiàn)場可編程特性結(jié)合于一體的新型器件，具有集成度高、通用性好、設(shè)計靈活、編程方便、產(chǎn)品上市快等多方面的優(yōu)點。目前，fpga的容量已經(jīng)跨過了百萬門級，生產(chǎn)廠家已由最初的一家增加到十多家，產(chǎn)品日益豐富，性能不斷提高，成為最受歡迎的器件之一。隨著深亞微米工藝技術(shù)的發(fā)展，fpga單片規(guī)模大大提高，系統(tǒng)運行速度不斷提高，相對功耗不斷下降，價格也大幅調(diào)低，使得fpga器件從一個功能輔助型的現(xiàn)場集成器件，發(fā)展成系統(tǒng)級現(xiàn)場集成器件，應(yīng)用面和使用量大大擴展，從而使“工藝集成技術(shù)”和“現(xiàn)場集成技術(shù)”成為現(xiàn)代集成電路技術(shù)并駕齊驅(qū)的兩翼。
本課題研究方向為硬盤驅(qū)動器中信道調(diào)制碼的編譯碼器的設(shè)計，包括總體方案的設(shè)計、個部分功能單元的設(shè)計、頂層文件的時序仿真，從而實現(xiàn)基于fpga的硬盤編譯碼。
首先設(shè)計總體方案，解決不定長編碼中如何識別信源字和和速度匹配問題
然后是狀態(tài)機設(shè)計，狀態(tài)機用來實現(xiàn)信源字的識別，并將其相應(yīng)的存儲地址傳給存有編碼規(guī)則的rom。
第三是緩存控制模塊讀取存于rom中的編碼，置于緩存中，當(dāng)緩存中的數(shù)據(jù)達(dá)到一定數(shù)量(足以避免出現(xiàn)空擋)即開始對外串行輸出編碼。rom采用maxplus2中的可調(diào)參數(shù)宏模塊lpm_rom，既充分利用片內(nèi)資源又減少編程量。最后完成頂層文件波形仿真，觀察輸出序列。
三、根據(jù)任務(wù)提出解決辦法或設(shè)計方案
1、首先查閱相關(guān)資料，了解fpga原理和vhdl編程 及其目前國內(nèi)外的發(fā)展情況。
2、學(xué)會max+plus ii軟件。
3、設(shè)計用于變長編碼的有限狀態(tài)機(fms)，用狀態(tài)機判斷各信源字間的狀態(tài)轉(zhuǎn)移，并設(shè)計出各狀態(tài)。
4、完成緩存控制器設(shè)計和lpm_rom的配置，考慮到要存儲一些暫時的變量，這里采用16位緩存，在緩存達(dá)到8位時開始輸出。調(diào)用lpm_rom將rom配置成異步方式。
5、用maxplus2進行頂層文件波形仿真，查看各信號和變量的波形，以便更好了解整個系統(tǒng)的時序關(guān)系。
四、大體計劃和進度
第一周：查閱資料，了解vhdl設(shè)計方法，了解fpga發(fā)展歷史;
第三周：學(xué)習(xí)max+plus ii軟件，了解其編程原理，學(xué)會簡單的程序編寫;
第五周：利用max+plus ii軟件進行簡單的仿真實驗，掌握其一般的編程原理和仿真方法;
第九周：完成任務(wù)書、開題報告及綜述的編寫;
第十一周：進行中期檢查;
第十二周：在十二周之前完成畢業(yè)設(shè)計任務(wù);
第十三周：在7-10天之內(nèi)完成畢業(yè)畢業(yè)設(shè)計論文的編寫，打印;
第十四周：準(zhǔn)備畢業(yè)論文的答辯和進行畢業(yè)答辯。
參考資料：
1、胡華.信息存儲中的通道檢測與調(diào)制編碼技術(shù).記錄媒體技術(shù)，，3
2、楊暉，張風(fēng)言.大規(guī)模可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計.北京：北京航空航天大學(xué)出版社，1997.
3、朱明程，熊元姣.actel數(shù)字系統(tǒng)現(xiàn)場集成技術(shù).北京：清華大學(xué)出版社，.
4、徐志軍.大規(guī)模可編程邏輯器件及其應(yīng)用.成都：電子科技大學(xué)出版社，